IBM har presenterat en ny prototyp för chipteknologi som kan vara nyckeln till att hålla liv i Moores lag i ytterligare tio år. Genom en innovativ arkitektur har företaget lyckats packa cirka 100 miljarder transistorer på en yta stor som en fingernagel, vilket innebär en fördubbling av transistortätheten jämfört med deras tidigare toppnotering från 2021.
Nanostack-arkitektur bryter fysiska barriärer
Kärnan i framsteget är en ny så kallad ”nanostack”-arkitektur. För att övervinna de fysiska begränsningarna vid traditionell skalning – där kvantmekaniska störningar börjar påverka transistorfunktionen när storleken går under ett par dussin nanometer – har IBM valt att bygga på höjden.
Designen använder en metod som kallas Complementary Field-Effect Transistor (CFET). I stället för att placera alla transistorer sida vid sida staplas de vertikalt i två lager på kiselchippet. Tillverkningsprocessen sker sekventiellt: först byggs ett lager transistorer på ett lager kisel, varpå ytterligare ett lager kisel och transistorer läggs direkt ovanpå. En unik aspekt av IBM:s design är att transistorerna i det övre lagret är förskjutna, vilket förenklar kabeldragningen mellan lagren.
Prestanda och energieffektivitet
Den nya arkitekturen bygger vidare på nanosheet-teknik. Transistorkanalerna består av tre ark som endast är 15 atomer tjocka, med ett avstånd på nio nanometer mellan dem. Enligt IBM innebär den nya designen betydande förbättringar jämfört med dagens arkitekturer:
- Prestanda: Upp till 50 procent högre prestanda vid samma tidsåtgång.
- Energieffektivitet: Upp till 70 procent mer energieffektivt.
Utmaningar vid horisonten
Trots de imponerande siffrorna finns det stora tekniska utmaningar kvar att lösa. Vid tillverkningen av det andra lagret måste den ”termiska budgeten” hållas under 400 °C för att förhindra att de befintliga anslutningarna i det första lagret smälter. Dessutom finns en ökad risk för defekter; om ett fel uppstår i något av de två lagren blir hela chippet obrukbart, vilket kan påverka produktionsutbytet negativt.
Det är också värt att notera att IBM marknadsför tekniken som ”sub-nanometer” eller ”0,7 nanometer”. Detta är dock ett varumärkesnamn och speglar inte det faktiska fysiska avståndet mellan transistorerna, vilket fortfarande ligger omkring 40 nanometer.
Framtiden i datacenter
IBM planerar nu att samarbeta med halvledartillverkare för att implementera designen i framtida processorer (CPU) och grafikkort (GPU). Det förväntas dock dröja innan tekniken når marknaden i stor skala; en utbredd användning i datacenter förutspås ske inom ett decennium.
